mirror of
https://github.com/AsahiLinux/u-boot
synced 2024-12-11 22:03:15 +00:00
2f5ad77cfe
This patch adds the PCIe controller driver for the Xilinx / AMD ZynqMP NWL PCIe Bridge as root port. The driver source is partly copied from the Linux PCI driver and modified to enable usage in U-Boot (e.g. simplified and interrupt support removed). Signed-off-by: Stefan Roese <sr@denx.de> Cc: Simon Glass <sjg@chromium.org> Cc: Pali Rohár <pali@kernel.org> Cc: Bin Meng <bmeng.cn@gmail.com> Cc: Michal Simek <michal.simek@amd.com> Tested-by: Michal Simek <michal.simek@amd.com> Acked-by: Michal Simek <michal.simek@amd.com> Reviewed-by: Pali Rohár <pali@kernel.org> Link: https://lore.kernel.org/r/20230525094918.111949-1-sr@denx.de Signed-off-by: Michal Simek <michal.simek@amd.com>
52 lines
2.2 KiB
Makefile
52 lines
2.2 KiB
Makefile
# SPDX-License-Identifier: GPL-2.0+
|
|
#
|
|
# (C) Copyright 2000-2007
|
|
# Wolfgang Denk, DENX Software Engineering, wd@denx.de.
|
|
|
|
obj-$(CONFIG_VIDEO) += pci_rom.o
|
|
obj-$(CONFIG_PCI) += pci-uclass.o pci_auto.o
|
|
obj-$(CONFIG_DM_PCI_COMPAT) += pci_compat.o
|
|
obj-$(CONFIG_PCI_SANDBOX) += pci_sandbox.o
|
|
obj-$(CONFIG_SANDBOX) += pci-emul-uclass.o
|
|
obj-$(CONFIG_X86) += pci_x86.o pci_rom.o
|
|
obj-$(CONFIG_PCI) += pci_auto_common.o pci_common.o
|
|
|
|
obj-$(CONFIG_PCIE_ECAM_GENERIC) += pcie_ecam_generic.o
|
|
obj-$(CONFIG_PCIE_ECAM_SYNQUACER) += pcie_ecam_synquacer.o
|
|
obj-$(CONFIG_PCIE_APPLE) += pcie_apple.o
|
|
obj-$(CONFIG_PCI_GT64120) += pci_gt64120.o
|
|
obj-$(CONFIG_PCI_MPC85XX) += pci_mpc85xx.o
|
|
obj-$(CONFIG_PCI_MSC01) += pci_msc01.o
|
|
obj-$(CONFIG_PCIE_IMX) += pcie_imx.o
|
|
obj-$(CONFIG_PCI_MVEBU) += pci_mvebu.o
|
|
obj-$(CONFIG_PCI_RCAR_GEN2) += pci-rcar-gen2.o
|
|
obj-$(CONFIG_PCI_RCAR_GEN3) += pci-rcar-gen3.o
|
|
obj-$(CONFIG_SH7751_PCI) +=pci_sh7751.o
|
|
obj-$(CONFIG_PCI_TEGRA) += pci_tegra.o
|
|
obj-$(CONFIG_PCIE_IPROC) += pcie_iproc.o
|
|
obj-$(CONFIG_PCI_AARDVARK) += pci-aardvark.o
|
|
obj-$(CONFIG_PCIE_DW_MVEBU) += pcie_dw_mvebu.o
|
|
obj-$(CONFIG_PCIE_FSL) += pcie_fsl.o pcie_fsl_fixup.o
|
|
obj-$(CONFIG_PCIE_LAYERSCAPE) += pcie_layerscape.o
|
|
obj-$(CONFIG_PCIE_LAYERSCAPE_RC) += pcie_layerscape_rc.o \
|
|
pcie_layerscape_fixup.o \
|
|
pcie_layerscape_fixup_common.o
|
|
obj-$(CONFIG_PCIE_LAYERSCAPE_EP) += pcie_layerscape_ep.o
|
|
obj-$(CONFIG_PCIE_LAYERSCAPE_GEN4) += pcie_layerscape_gen4.o \
|
|
pcie_layerscape_gen4_fixup.o \
|
|
pcie_layerscape_fixup_common.o
|
|
obj-$(CONFIG_PCI_XILINX) += pcie_xilinx.o
|
|
obj-$(CONFIG_PCI_PHYTIUM) += pcie_phytium.o
|
|
obj-$(CONFIG_PCIE_INTEL_FPGA) += pcie_intel_fpga.o
|
|
obj-$(CONFIG_PCIE_DW_COMMON) += pcie_dw_common.o
|
|
obj-$(CONFIG_PCI_KEYSTONE) += pcie_dw_ti.o
|
|
obj-$(CONFIG_PCIE_MEDIATEK) += pcie_mediatek.o
|
|
obj-$(CONFIG_PCIE_ROCKCHIP) += pcie_rockchip.o
|
|
obj-$(CONFIG_PCIE_DW_ROCKCHIP) += pcie_dw_rockchip.o
|
|
obj-$(CONFIG_PCIE_DW_MESON) += pcie_dw_meson.o
|
|
obj-$(CONFIG_PCI_BRCMSTB) += pcie_brcmstb.o
|
|
obj-$(CONFIG_PCI_OCTEONTX) += pci_octeontx.o
|
|
obj-$(CONFIG_PCIE_OCTEON) += pcie_octeon.o
|
|
obj-$(CONFIG_PCIE_DW_SIFIVE) += pcie_dw_sifive.o
|
|
obj-$(CONFIG_PCIE_UNIPHIER) += pcie_uniphier.o
|
|
obj-$(CONFIG_PCIE_XILINX_NWL) += pcie-xilinx-nwl.o
|